面試經驗分享

分享給後輩參考，這次去面試 聯電 的 封裝工程師。面完當週就收到 offer，另外面試流程大概兩到三關，順便提一下一面 HR 二面主管。 面試題大概問了： 1. Cadence Virtuoso 用過嗎 2. 面試官有問畢業專題怎麼做的，挑戰過很久（這題我答得不太好） 3. 你的職涯規劃是什麼 4. 你寫 Verilog / SystemVerilog 多久了 氣氛沒有很 push，整體感受還算 OK，感覺面試官有準備過。 結果是 pass，蠻開心的